人工智能的革命引发了人们对于专用指令集处理器（ASIP）日益增强的关注。这些处理器通常从诸如RISC-V ISA这样的基线开始，实现专门针对人工智能应用领域定制的指令集架构（ISA）。ASIP可以取代传统的固定功能硬件加速器，从而在人工智能加速领域引入软件可编程性，进而在设计过程和最终产品中都带来更多的灵活性和敏捷性。通过维持RISC-V ISA基线，能够很好的兼容和复用现有处理器生态系统。
新思科技ASIP Designer是用于设计、实现、编程和验证专用指令集处理器的行业领先工具。从单一的处理器描述开始，设计人员能立即获得一个优化的 C/C++编译器、周期精确的指令集模拟器以及该ASIP的可综合硬件实现。通过使用独有的Compiler-in-the-loop™和Synthesis-in-the-loop™技术，可以快速针对该应用领域进行指令集架构和微架构的迭代优化。
本次研讨会将向您介绍ASIP Designer工具套件。它包含一个教程和来自人工智能应用领域的两个案例研究。该教程介绍了加速人工智能算法所需的典型架构特征，如定制化、单指令多数据（SIMD）和超长指令字（VLIW）以及ASIP Designer如何支持它们。第一个案例研究展示了一个带有RISC-V基线处理器的SIMD/VLIW架构，用于加速激活函数。第二个案例研究展示了一个基于RISC-V的用于中等吞吐量卷积神经网络（CNN）的ASIP，以及对微控制器的TensorFlow精简版（TFLM）的编程支持。
特定领域处理器（也称为专用指令集处理器，ASIP）通过软件编程将硬件定制化与灵活性相结合。 本次分享将介绍ASIP的概念，并将概述新思科技ASIP Designer工具套件。
在本次分享中，我们将探讨常用于加速人工智能应用的架构特征，并且这些架构特征在ASIP Designer中都有很好的支持。这些特征包括指令级并行、数据级并行、单指令多数据（SIMD）以及定制功能单元。我们将涉及这些特征的建模、编译器的使用以及优化的RTL代码的生成等。
RMSNorm的
专用指令集处理器
在本案例研究中，我们将介绍如何设计和实现一款用于加速Swish和RMSNorm的ASIP的案例研究，这两种算法在人工智能/神经网络领域广为人知且被广泛使用。
我们将从功能和架构需求出发，阐述设计背后的原因，以及ASIP Designer工具如何帮助创建一个高效的处理器架构和包含自定义数据类型的最优C语言应用程序。
人工智能应用的
专用指令集处理器
在本案例研究中，我们将展示一个使用面向微控制器的TensorFlow精简版（TFLM）框架的用于边缘人工智能应用的高效ASIP。通过对简单的RISC-V处理器进行定制化和扩展，使性能提高了350倍，而逻辑门数增加仅为7倍。该处理器利用指令级并行（ILP）、定制指令/寄存器、小向量（SIMD）、资源共享和其他技术来实现这一目标。通过在ASIP寄存器文件中复用数据，可以显著降低本地内存带宽需求。同样，低开销的DMA和循环地址生成单元（AGU）实现了小型且高效的本地内存使用。ASIP Designer工具对处理器架构提供了很好的控制，并即时提供反馈以进行相关的设计权衡。