先后任职于智多微电子、宇芯科技、华力创通半导体等公司,拥有20年的SOC/IP设计,验证,流片,量产经验。对于SOC敏捷开发有着独到的见解和理念,2018年开始在ezchip品牌下开发出一系列SOC设计工具,并帮助多家客户,成功流片了近二十款SOC产品,涵盖了低功耗MCU,车载MCU,TWS,边缘端AI SOC和大算力SOC等多个领域。
- SoC集成设计流程及面临的挑战
- 对集成工具的要求
- ezchip SOC设计平台及软件产品
- 产品演示
智猩猩一直关注国产EDA的技术突破和产品创新,并于2023年策划推出「智猩猩国产EDA技术公开课」,持续邀请该领域优秀企业的技术决策者与专家带来讲解。
9月24日19:30,「智猩猩国产EDA技术公开课」第7期将开讲,由逸集晟总经理金葆晖主讲,主题为《不是简单的“连连看”——SoC集成设计的挑战》。
集成是SoC工程师非常有代表性的工作内容之一,涉及到处理器核心、存储器、通信接口等各个子系统的集成,业内人士形象地称之为“连连看”。
但实际的SoC集成设计工作并非像“连连看”那么简单,需要综合考虑功能兼容性、性能要求、功耗管理、接口标准、可测试性设计、面积约束和软件支持等关键要素,同时还要应对IP质量和可靠性、集成复杂度、时钟和复位管理、验证和调试等多重挑战。
针对SoC集成设计开发的共性需求,逸集晟推出了ezchip SoC设计平台,通过在线配置或文本描述的方式输入设计意图,该工具可以自动完成芯片集成HDL源代码、设计文档、验证环境及时序约束脚本的设计,通过与目前主流EDA工具的协同工作,可极大地节省SoC集成设计/验证人力,加速产品开发周期,降低开发成本,为实现高性能、多功能的SoC设计提供有力保障。
本次公开课,金葆晖首先会介绍SoC集成设计的流程,并结合传统设计方法的局限性对SoC集成设计面临的挑战进行分析。之后,金葆晖将对逸集晟ezchip SOC设计平台及软件产品进行重点解读,并在线展示如何利用该平台加快SoC集成设计。